ソニーのマイクの改造で、JFET のソース・フォロアの歪について、言及しただけで解説していませんでしたのでこの記事にします。　 自明の点が多いので簡単な解説だけにしておきます。　ずいぶん前の記事エミッタ・フォロワの歪も参考にしてください。
ものすごく単純な右のような回路を考えます。　約 1mA のドレイン電流で使用しています。　このとき、ゲートに入る 2Vp-pのサイン波はどのようにソースに出てくるでしょうか。

JFET のモデルはとても簡単で、ゲートの電位がチャンネルを絞る構造をそのまま式にした形になっています。　

右の図はソース接地の時のドレイン電圧とドレイン電流を、様々なゲート電圧で描いたものです。　実はこのグラフはモデルから私が計算して作図したもので、2SK30A の Y にとても近い形をしています。　モデルの式は次のようになっています。

Vgs は 常に Vp と 0V の間にあるとします。

Vds<=Vgs-Vp の時:
　　Id=G0*[2/3*Vgs*{sqrt((Vgs-Vds)/Vp)
　　　-sqrt(Vgs/Vp)}
　　　+Vds*{1-2/3*sqrt((Vgs-Vds)/Vp)}]

Vds>Vgs-Vp の時：
　　Id=G0*[-Vp/3+Vgs{1-2/3*sqrt(Vgs/Vp)}]

ここで、Id はドレイン電流、Vgs はソースに対するゲート電圧、Vp はピンチオフ電圧、Vds はソースに対するドレイン電圧、 G0 はゼロ・バイアス時の gm で、接合部の機械的形状と不純物濃度によって決まる常数です。　 グラフは G0=4.5mS、Vp=-1.8V で描きました。
２つの式の内、前者は立ち上がりのカーブ部分になります。　後者はフラットな部分です。　 このフラットなところは定電流ダイオードとしても使われます。　 今回のソース・フォロワでは常に Vds>Vgs-Vp ですので、後者の式だけを使います。

ゲートに 4V のバイアスをかけて、その上に 2Vp-p のサイン波を与えます。
ゲート電圧を Vg とします。　ソース電圧 Vs は Vs=Id*4700 です。　Vgs=Vg-Vs ですからこの連立方程式を解きます。　 　計算すると右の青い線になります。　 ８波、2048 点を用意しました。
バイアスの 4V を引いたうえで、窓としてレイズドコサインを掛けたものが茶色の線です。　ソースはゲートより少し高いので直流分もあります。　 これを離散フーリエ変換します。　（4V は引く必要はありません。直流ノイズ分を減らして茶色の線を見やすくしただけ。）

計算結果は右の通りです。　二次のハーモニックが -50dB (0.3%）もあります。　 ECM-56A の場合にあてはめますと、およそ -42dBV/Pa が FET に供給されますから、22mVp-p/Pa。　1Pa 時では 0.0034% ほど、 IEC の測定基準の 10Pa （少し大きな音）では 0.034% です。　まあ無視してもいいか。

バイポーラと比べるとどうでしょうか。
以前のエミッタ・フォロワの歪では 2Vp-p の入力で 0.07% でした。
FET ソース・フォロワはバイポーラのエミッタ・フォロワの 4 倍の歪です。　気を付けましょう。　なお、この歪率も入力電圧に比例します。


定量的にはこのような結果ですが、定性的には容易に判断ができます。　 Vds-Id の図で、ゲート電圧を媒介変数に取っていますが、その間隔を見てみますと上の方が広く、下の方が詰まっています。　 ということは、上の方は gm が大きいので容易に出力に反映され、逆に下の方は出力に出て来づらいのです。　つまり、下側が伸び悩みになる歪です。

参考文献：
JFET のモデルに関しては次の本を参考にしています。　たしか、２７歳のころに買ったものです。
「電子デバイス・回路工学」　P.E.グレイ、C.L.サール、産業図書、ISBN 無し