JFET OpAmp の入力容量測定
ソニーのマイクの改造の記事で、オペアンプに AD820 を使った話をしました。
その時 AD8627 は入力容量が不明なので使わないと書きました。 実は、データシートに載っていないのはその通りなのですが
Analog Devices 社に問い合わせをして、その結果でもわからなかったのです。 「入力容量はいくらですか？」という問い合わせだったのですが、
たらいまわしにされた挙句、日本のディーラーから「インピーダンスはテラ・オーム以上です。」という頓珍漢な答えが来ました。
「容量は？」と再度聞いたら、「データがありません」という答えでした。
半導体を設計した人間に訊けば一発でわかるはずなのに。
まあ興味半分で測定してみることにしました。
結果は想像していたほど大きくなく、AD820 と同程度です。
入力ノイズ電圧は AD820 と同程度で、入力ノイズ電流は半分ですから、AD820 より素晴らしいチップでした。
再度交換しようか迷うところです。
右図のように、100MΩ を直列に入れ、ステップの信号が入力容量によって指数関数カーブになって現れるのを捕まえることにします。
ただし、抵抗の端子間に浮遊容量がありますから、それを何とか排除する方法を考えないといけません。
右の下側の図で C1 が 100M の端子間容量、C2 がオペアンプの入力容量です。
いろいろな方法を考えていて、単純で、いい計算方法を思いつきました。
その方法の説明の前に、入力容量には2種類あることを述べておきます。
ディファレンシャル・モードの入力容量と、コモン・モードの入力容量です。
左の図の Cd がディファレンシャル・モード入力容量で、Cc がコモン・モード入力容量です。
Cd は通常の使い方ですと＋入力と－入力が同じだけ上下しますから＋入力の信号への影響はほとんどありません。 ですから無視します。
今回問題なのは＋入力の Cc だけです。 これを測定します。
測定できるかどうかちょっと心配なところがあったので、あらかじめ Excel で予想を立てました。
仮に 100M と C1=1p と C2=3p として計算し、出力波形をグラフに描かせてみました。
入力は 0～1V のステップを使いました。 右の図です。
心配だったのは、垂直に立ち上がる部分と指数関数で傾斜のある部分の境界が明瞭に区別がつくかどうかでした。
この様子なら測定はできるでしょう。
この例で解くべき式は次の通りです：
C1/C2=0.25/0.75
100e6*(C1+C2)=400e-6
簡単な連立方程式です。
抵抗の構造でコイル状の部分がありますからインダクタンスがありますが、せいぜい 10nH 程度でしょうから今回の測定では無視できます。
 |
 |
実際に組んでみます。 ブレッドボードの容量を排除するために空中配線します。
米粒の１／４ぐらいの大きさですが、何とか半田付けしました。
組み立てた後で、抵抗とチップの表面を綿棒に付けた無水エタノールで拭って皮脂やフラックスを取り除きます。
全体は広いシールド板の上に乗っており、60Hz の誘導ノイズは入ってきません。
（使っているブレッドボードは 1976 年ごろに米国に滞在していた時に購入したものです。 日本にはありませんでした。）
|
0V から 1V まで上がるステップ信号を与えて、出力を見ました。
うまく出ています。
垂直部分は 65mV になっていますから C1 と C2 の比は 65：935 になります。
目盛りは縦 200mV/div、横 100us/div です。
カーソルを当てて時間を測りました。 この図から方程式を立て、C1 と C2 を求めました。
R は実測で 100.9MΩ だったのでそれも反映しました。
C1/C2=0.065/0.935
100.9e6*(C1+C2)=254e-6
∴
C1=0.164pF （100MΩ端子間浮遊容量）
C2=
2.35pF （AD8627 コモン・モード入力容量、@0.5V Bias）
バイアスを少し高くして、1V から 2V まで振ってみました。
ゲート・ドレイン間の電圧が小さくなります。
ジャンクションの逆バイアスが小さくなって空乏層が薄くなりますから、容量は少し大きくなるはずです。
1～2V に振った時の図が右側です。 C2 を求めると：
100.9e6(0.164e-12+C2)=262e-6
∴
C2=
2.43pF （@1.5V Bias）
確かに増加していますがその程度はわずかでした。
ECM-56A の改造で使った AD820 はコモン・モード入力容量がデータシート上で 2.8pF です。
同じ入力容量で入力ノイズ電流を半分にしたのですから AD8627 は素晴らしいですね。 入力バイアス電流も一桁小さくなっています。
新しいテクノロジーだけのことはあります。
蛇足
バイアスが変わると入力容量が変わるということを少し深く考えます。
これは入力信号から見ると、振幅の上側と下側で負荷容量が異なることを意味しています。
ですから、信号源抵抗が極端に大きいときで、周波数が高いときは、上側が伸び悩みになります。
偶数次のひずみが入るということです。
そういう使い方をするときは、せいぜい Vcc を高めにして、容量の変動率を小さくする工夫があった方がいいかもしれません。
この歪みについては別の記事の
「入力容量変化による歪み」で考察しました。
コメントはこちらへ==>
| (3/29/2018) |  |
|
Ⓒ Copyright 2018 T. Fujiwara All rights reserved.
Archiving or copying this article without the author's permission is prohibited.
JFET OpAmp input capacitance 入力容量
作者： 藤原 武 Tak Fujiwara
