MastHead

小容量の２倍圧電源


3V の機器なのだが、5V の電圧がほしい、電流はほとんど取らないのだけど、、、というときに、右の図のような回路を使うことがあります。
10-50kHz で発振させておき、インバータの出力端を並列にして Source/Sink の電流を取れるようにしておいてポンプアップするのです。　 ダイオードの順方向降下だけ効率が下がりますので低い電圧のときはショットキを使います。　 12V から 20V 3mA を作ったりすることもできます。
ちょっと心配なのは、前回の記事で述べた CMOS の縦方向の貫通電流です。　 ５つ並列にしていますからやや大きくなるでしょう。


電源電圧よりも高い電圧がほしいとき、いろいろなやり方があります。　 コイルのキックバックを使ってそのピークをもらうとか、発振器とトランスを使うとか、LC で共振させて上側に上がった所を使うとか、、、、 。
ここで取り上げた方法は、コイルを使っていないことと、電圧が電源の２倍よりちょっと低いところで決まっている、という点が取り柄の回路です。
DC・DC インバータでコイルを使ったものはオープンループでは、えてして電圧が不確定なため、フィードバックが必要になります。

右の図はちょっと 6V の電池から 9-11V で 40mA ほどほしかったときに作ったものです。　（青枠の部分は普通は要りません） 　ポンプの鍵になっている 10uF のキャパシタを「フライングキャパシタ」といいます。
終段にパワー MOS を使っていますが、ゲートチャージのロスをきらって、周波数は 10kHz 程度に低くしています。　 また貫通電流を避けるため、 P-MOS （以下 P）と N-MOS （以下 N）が同時に ON にならないように時間差を設ける回路をかませています。　
パワー MOS は手元にあったものを使ったのですが、2SK679 は 1A のもので適当でした。　 ところが、2SJ の方が 1A のものがなく、やむなく 2SJ377 という 5A のものを使っています。

このために面白いことが起きましたのでここで紹介します。
右の写真はゲート電圧です。　まだ青枠の回路はつけていません。　 上側が P で 下側が N です。　時間的な重なりが発生していないことは確認できますが、P 側の波形が変です。

立ち上がったあとに、鋭いディップが見えます。　また、立ち下がりが緩やかになっています。
立ち下がりの方は解析すればすぐ分かりますが、あまり害はありません。
立ち上がり時のディップの方は問題です。　原因は、ゲート・ドレイン間の容量（Crss) です。　
P が Off になってから、下側の N が On になり、A 点の電位が低いインピーダンスによって急速に引き下げられます。　 この変位 は Crss を通して P のゲートに現れます。　4011 の出力の電流ソース能力は大きくないので、負けてしまい、ゲート電圧が下がるのです。　 そこまでならいいのですが、下がったときに P がアクティブな領域に踏み込んでしまいます。 　右の写真はディップが起きている付近を拡大したものですが、ゲートが 2V ほど落ちていることが分かります。


ちょっと話がそれますが、DC・DC インバータの効率を考えますと、終段のゲートを振るときに、パルスの上がり下がりごとに充電と放電を繰り返すわけですが、 この電荷は捨ててしまっているわけですからもったいない話です。　 ですから、ゲート・ソースの容量を充電する電荷量 (Gate-Source Charge) と ゲート・ドレイン間のミラー容量を充電する電荷量 (Gate-Drain Charge) の少ない FET を選ぶことが大切です。　2SJ377 は失敗でした。　 これは電圧にもよりますが、Ciss が 800-1200pF、Crss が 100-800pF ほどもあります。　
上の問題はゲート側からの駆動の損失ではありませんが、この Crss を通して逆に漏れてきた電位の動きによるものでした。

で、話を戻して、P が一時的に On になろうとしたときに P を流れる電流を捕まえてみました。　 ドレインに１Ω の抵抗をかませて、その両端の電圧を見ています（右の図）。
500ns ほどの短い時間ですが、ピークで 250mA 流れています。


対策として、元の回路図の青枠のトランジスタを入れました。　 ゲートをしっかり Vdd につないで落ちないようにするプルアップです。
やれやれ、とんだ補助回路まで追加してしまいました。　Art とは言えないですね。

できあがった回路の特性ですが：
アイドル電流= 250uA
無負荷時電圧 Vdd=4V 時 8V
                   Vdd=7V 時 14V
70mA負荷で　 Vdd=4V 時 6.8V
                   Vdd=7V 時 12.7V
リップル(Vdd=6V Il=70mA)  50mVp-p
です。
電圧降下は主として SB ダイオードで発生しています。　ですから、SB の代わりに FET でスイッチさせると効率を改善できます。　Maxim の MAX1682 などがそうなっています。

右の写真はプルアップを追加した後のゲート電圧です。　問題部分は改善されました。
パルスの下降部分は、これもゲートドレインチャージを 4011 が供給するためになまってしまったカーブです。　 ミラー効果のため、アクティブ領域でとても大きな容量に化けているのが原因です。　 これにより過渡時に FET 内部で熱損失がわずかに発生しますが、大して害は発生しないのでそのままにしています。



さて、この回路は大きな電流のパルスを扱いますので、静電シールドと共に、電源側へのリップルの漏れを防止しておくことが必要なときがあります。

入出力にチョークをかませてください。　コアの初透磁率を使うとよいでしょうから、直流分が出ないように L1 に対して L2 は２倍巻きます。　巻き方向は、直流磁束が打ち消しあう方向です。　ノイズは同相で出てくるものを消す方向になります。
出たところにも（図には書き忘れましたが）デカップリングを入れてください。　インダクタンスは 100kHz で数Ωぐらいになるように。


申し忘れていましたが、上の回路はほんの少し変形すれば、上に積み重ねるのではなく下側に負の電圧を作ることもできます。



［写真］
写真は先週届いた Agilent の DSO6032A のオシロから USB メモリーに取ったものを縮小しました。　 この機械は、アナログのオシロを使い慣れていた私にはとても使いやすく感じられます。　（やや図体が大きいのが難ですが）
特に、トレースの頻度が少ない線は輝度が下がる点が、感覚にぴったりで、一般のデジタルオシロの使いにくさがそこにあった気がします。

オシロから PC に Ethernet を通して波形を取り込むソフトがついていますが、こちらの方はいただけません。　下手に圧縮された汚い絵が入ってきます。