クーロン メータ
小さな電荷量を計る方法と、それを使った試験装置の例をお見せします。右の回路です。 C1 が積分するためのキャパシタなのですが、測定する電荷量が少ないときはこれを小さい値のものにします。 例えば 1pF とか 3pF 程度です。 OpAMP はバイアス電流の室温での実際値が 1E-13 A 程度以下のものを選びます。 また、オフセットは調整して小さくしておきます。 Rp はオペアンプの入力保護で、まあ 10k 程度でいいでしょう。 SW はすべて CMOS のアナログスイッチで、外部のコントローラで任意に制御します。
スイッチの順序は次の通りです：
１．SW3 を閉じておく。 SW4 は閉じておく。 SW2 は開けておく。
SW1 は閉じて被測定素子を充電しておく。
２．SW4 を開ける。 数 ms 待つ。
３．SW1 を開け、ただちに SW3 を開け、続いて SW2 を閉じる。
４．C-DUT が充分放電した時間の後、出力電圧を測定し、E1 とする。
E1 を C1で除したものが、もと C-DUT が持っていた電荷量になります。SW1 は閉じて被測定素子を充電しておく。
２．SW4 を開ける。 数 ms 待つ。
３．SW1 を開け、ただちに SW3 を開け、続いて SW2 を閉じる。
４．C-DUT が充分放電した時間の後、出力電圧を測定し、E1 とする。
この回路の 「みそ」 は、オペアンプの負入力が仮想グラウンドとなっているため C-DUT が完全に放電できることです。 また、SW1 と SW2 の制御側から C-DUT 側へのもれ電荷は、SW1 を切るときに抜けていく量と、SW2 を入れるときに入ってくる量が相殺して、 補正できることです。 SW4 を開ける時の漏れ電荷量は Rp を通してグラウンドに逃げます。 順序２で数 ms 待ったのはそのためです。
これで 1pC 程度の電荷量を測れます。
もちろん C1 を大きくすれば、大きい電荷量を測ることができます。
試験装置原理１．これを、LCD に使われている TFT の試験に応用したものが、次の例です。
井桁の構造は液晶パネルのうち、TFT (Thin Film Transistor) が載っているガラス板上の、１つのカラーピクセルを拡大したところです。 大きさは、データラインのピッチが 90um、 ゲートラインのピッチが 270um 程度です。 これひとつが赤か緑か青のセルを受け持ちます。 私が今使っているディスプレイは NANAO の S2100 ですが、この上には右のピクセルが 576 万個有ることになります。
通常での動作では、データラインに充電するべき電圧を与えておき、ゲートラインにパルスを加えると、ピクセルとそれに付属する Storage Capacitor が充放電されるわけです。 何のことはない、DRAM と全く同じ原理です。
試験器としての動作順序と原理は次の通りです。
１．SW1 を Vg に、SW2 を Vd に、SW3 は閉じておく。 セルは充電される。
２．SW1 を GND につなぐ、続いて SW2 を GND につなぐ。
３．一定時間待つ。 ここでセルからのリークがあると電荷が減少する。
４．SW3 を開く。 SW2 を開く。 SW1 を Vg につなぐ。
５．出力電圧を読む。 セルが健全なら、電荷量が充分残っている。
実際には、使われる Vd や待ち時間の値を様々に取ることによって解析に使います。２．SW1 を GND につなぐ、続いて SW2 を GND につなぐ。
３．一定時間待つ。 ここでセルからのリークがあると電荷が減少する。
４．SW3 を開く。 SW2 を開く。 SW1 を Vg につなぐ。
５．出力電圧を読む。 セルが健全なら、電荷量が充分残っている。
スイッチの動作時の注入電荷は先に述べたようにうまくキャンセルされるようになっています。
また、試験回路と被測定物との距離が長くなりますが、仮想接地の効果により問題となることはほとんどありません。
この図は１つのデータラインのセンス回路だけを書きましたが、装置としては、複数（128 個とか 256 個とか）を並列に置いて、 一度につなぎ、プログラムでインターリーブしてセルをスキャンします。
試験装置原理２．もう少し工夫して、TFT の不良か、セルからのリーク電流が大きいことによる不良かを分離できるようにした回路例が右のものです。
上の方法では、一度充電しておいて一定時間待ち、残っている電荷の量を見ました。
逆に、放電してあるセルに充電して、その流れ込む電荷を観察することで良否判定することもできます。 さらに一定時間待って、再度充電してみると、電荷が漏れていた場合を検出できます。 これは TFT の導通が悪い場合も判定できます。 オペアンプの ＋ 入力が Vd であることに注意してください。
動作順序は以下の通りです。
０．SW1 は Vgへ、SW2 は GND へ、 SW3 は閉。 Other SW2 は GND へ。
セルを放電させる。
１．SW2 を GND （または負、以下同）へ。
２．SW2 を積分回路へ。 データラインが充電するまで待つ。
３．SW3 を開き、出力電圧を読む。 E1 とする。
４．SW1 を Vg に。 セルが充電するのを待つ。
５．SW1 を GND に。 出力電圧を読む。 E2 とする。
６．SW2 を GND に。 SW3 を閉じる。 セルから電荷が漏れるのを待つ。
７．SW2 を積分回路へ。 データラインが充電するまで待つ。
８．SW3 を開く。 直ちに出力電圧を読む。 E3 とする。
SW1 を Vg に。 もしリークがあったなら、ここで充電の電流が流れる。
セルの充電を待つ。
９．SW1 を GND に。 出力電圧を読む。 E4 とする。
E1 と E2 の差がセルに流れ込んだ電荷に比例しますから、これが正常なら TFT が健全で、セルが作られていることを表します。セルを放電させる。
１．SW2 を GND （または負、以下同）へ。
２．SW2 を積分回路へ。 データラインが充電するまで待つ。
３．SW3 を開き、出力電圧を読む。 E1 とする。
４．SW1 を Vg に。 セルが充電するのを待つ。
５．SW1 を GND に。 出力電圧を読む。 E2 とする。
６．SW2 を GND に。 SW3 を閉じる。 セルから電荷が漏れるのを待つ。
７．SW2 を積分回路へ。 データラインが充電するまで待つ。
８．SW3 を開く。 直ちに出力電圧を読む。 E3 とする。
SW1 を Vg に。 もしリークがあったなら、ここで充電の電流が流れる。
セルの充電を待つ。
９．SW1 を GND に。 出力電圧を読む。 E4 とする。
E3 と E4 の差はセルからの漏れ電荷に比例します。
４．の待ち時間を短くしたときの E2-E1 を、長いときの E2-E1 と比較すれば TFT のコンダクタンスが正常かどうかを判定することもできます。
［参考］
"Functional testing of TFT/LCD arrays" by L. C. Jenkins et. al.
IBM Journal of Research and Development, Vol. 36, No. 1, Jan. 1992
"Method and Apparatus for Testing Liquid Crystal Cell Array" by T. Fujiwara
IBM Technical Disclosure Bulletin, Vol. 37 No. 02A, Feb. 1994
［余談］
LCD パネルの構造は、TFT が載っているガラス板 (Array) と、カラーフィルタの載っているガラス板 (Filter) を、 数ミクロンのセパレータで空間を持って重ねてあり、その空間に液晶を注入してあります。
もし、組み立ての前に Array の良否が判断できないなら、この組み立て工程後の点灯検査が良否判定のチェックポイントになります。 不良品は廃棄になりますが、フィルタの板は非常に高価なものですし、作業の付加価値も無駄になるわけです。
ですから、 Array の段階での試験は LCD のコスト低減に非常に効果的です。 試験には上の他にも光学的な現象を応用したものもありますが、上の「原理１」が主流になっています。